400层堆叠3D NAND闪存临近 东京电子宣布研发新蚀刻技术
作者:网络整理 • 更新时间:2024-05-14 07:28:01 •阅读
感谢东辰网肖战网友的线索传递!东辰网6月12日消息,东京电子(TEL)近日宣布,已开发出一种存储芯片的通孔刻蚀技术,可用于制造超过400层堆叠的3D NAND闪存芯片。据TEL介绍,该技术首次将电刻蚀的应用带入了低温范围,并创造性地发明了一种具有极高刻蚀速率的系统。
图源东京电子具体来说,这项新技术仅需33分钟即可完成10微米深度的高纵横比(东辰网注:纵横比是指在其上形成的图案的深度与宽度之比)晶圆)蚀刻比以前的技术花费的时间要少得多。据TEL介绍,该技术的应用不仅有助于制造更高容量的3D NAND,还能将生产过程中全球变暖的风险降低84%。
图源东京电子TEL通知,研发团队将于6月11日至16日在日本京都举行的2023 VLSI技术与工艺研讨会上发布最新成果和报告。
本文由网络整理发布,不代表东辰网立场,转载联系作者并注明出处:https://www.ktwxcd.com/sszx/251856.html